Pat
J-GLOBAL ID：200903045475629069
電源整流回路
Inventor：
Applicant, Patent owner：
,
Agent (1)：
辻本 一義
Gazette classification：公開公報
Application number (International application number)：1992334657
Publication number (International publication number)：1994217532
Application date： Dec. 15, 1992
Publication date： Aug. 05, 1994
Summary：
【要約】【目的】 回路全体の電圧損失が少ない電源整流回路を提供すること。【構成】 交流電源1と、整流回路2と、平滑回路4と、前記整流回路2と平滑回路4との間に挿入配設された昇降圧チョッパ回路5とを有する電源整流回路であって、整流された入力電圧が出力電圧よりも小さい範囲では、降圧チョッパ回路5aのスイッチング素子50をON状態にすると共に昇圧チョッパ回路5bのスイッチング素子53をON/OFF繰り返し状態にし、整流された入力電圧が出力電圧よりも大きい範囲では、降圧チョッパ回路5aのスイッチング素子50をON/OFF繰り返し状態にすると共に昇圧チョッパ回路5bのスイッチング素子53をOFF状態にするようにしている。
Claim (excerpt)：
交流電源(1)と、整流回路(2)と、平滑回路(4)と、前記整流回路(2)と平滑回路(4)との間に挿入配設された昇降圧チョッパ回路(5)とを有する電源整流回路であって、整流された入力電圧が出力電圧よりも小さい範囲では、降圧チョッパ回路(5a)のスイッチング素子(50)をON状態にすると共に昇圧チョッパ回路(5b)のスイッチング素子(53)をON/OFF繰り返し状態にし、整流された入力電圧が出力電圧よりも大きい範囲では、降圧チョッパ回路(5a)のスイッチング素子(50)をON/OFF繰り返し状態にすると共に昇圧チョッパ回路(5b)のスイッチング素子(53)をOFF状態にするようにしたことを特徴とする電源整流回路。
IPC (3)：
H02M 3/155
, H02J 3/18
, H02M 7/06
