Pat
J-GLOBAL ID：200903045532310945
電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993097852
Publication number (International publication number)：1994326322
Application date： Apr. 23, 1993
Publication date： Nov. 25, 1994
Summary：
【要約】【目的】 本発明は、データの消去時に発生するエンデュランス特性の劣化とデータの書込時に発生するドレインディスターブ現象とソース領域の抵抗の上昇とを有効に防止することが可能な半導体記憶装置およびその製造方法を提供することを目的とする。【構成】 チャネル領域に位置するP型シリコン基板1の主表面上にN型不純物層3を形成するとともに、ドレイン拡散領域9をフローティングゲート電極5と重ならないように形成する。
Claim (excerpt)：
電荷蓄積電極と制御電極とを有し、積層ゲート型の電気的に情報の書込および消去が可能な半導体記憶装置であって、主表面を有する第1導電型の半導体基板と、前記半導体基板の主表面上にチャネル領域を挟むように所定の間隔を隔てて形成され、それらのうち少なくとも一方が前記チャネル領域上に位置する前記電荷蓄積電極との重なりを有しないように形成された第2導電型の第1と第2の不純物領域と、前記チャネル領域に位置する前記半導体基板の主表面上に形成された第2導電型の第3の不純物領域とを備えた、電気的に情報の書込および消去が可能な半導体記憶装置。
IPC (2)：
H01L 29/788
, H01L 29/792
Cited by examiner (8)
Show all
Return to Previous Page
