Pat
J-GLOBAL ID:200903045551186198

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 曾我 道照 (外6名)
Gazette classification:公開公報
Application number (International application number):1992276274
Publication number (International publication number):1994124915
Application date: Oct. 14, 1992
Publication date: May. 06, 1994
Summary:
【要約】【目的】 減圧CVD法を用いて形成されたコンタクトホール埋め込み金属膜の酸化、腐食を防止する半導体装置及びその製造方法を得る。【構成】 半導体基板1上に、拡散層2、フィールド酸化膜3、ゲート酸化膜4、ゲート電極5、層間膜6、コンタクトホール7を形成した後、層間膜6と後述する金属膜との密着性を保つために、アドヒージョン膜として窒化チタン膜10をスパッタ法により堆積する。しかる後、金属膜としてタングステン膜11を六フッ化タングステンの水素還元法を用いた減圧化学的気相成長法により堆積し、コンタクトホール7をタングステン膜11で埋め込む。次に、タングステン膜11を形成したのと同一装置内にて、タングステン膜11の堆積後、この半導体基板を大気にさらすことなくタングステン膜11にシランガス12を噴射することによって、タングステン膜表面にタングステンシリサイド層13を形成する。
Claim (excerpt):
半導体基板上に形成されたコンタクトホールに堆積した金属膜の表面をシリサイド化してなることを特徴とする半導体装置。
IPC (3):
H01L 21/28 301 ,  H01L 21/285 301 ,  H01L 21/3205
Patent cited by the Patent:
Cited by examiner (11)
  • 特開平4-233226
  • 特開昭60-167354
  • 特開昭64-002374
Show all

Return to Previous Page