Pat

J-GLOBAL ID：200903045743039857

半導体不揮発性記憶装置

Inventor： 荒瀬 謙士朗 ,  池田 直史
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1996357797
Publication number (International publication number)：1998209405
Application date： Dec. 30, 1996
Publication date： Aug. 07, 1998
Summary：

【要約】【課題】セルフブースト動作によりデータプログラムを行え、パンチスルーを防止できメモリアレイの高集積化が可能な半導体不揮発性記憶装置を実現する。【解決手段】NAND列を構成する選択トランジスタST1a 〜ST2a およびメモリトランジスタMT1a 〜MT4a のソースおよびドレインをなすN型拡散層6に対して、パンチスルー防止のため高濃度のP型不純物によるポケットイオン注入層8を形成し、さらにポケットイオン注入層8によるソースおよびドレイン接合容量の増加を防止するためにポケットイオン注入層8よりも深い位置にソースおよびドレイン拡散層10を形成する。一方メモリアレイが形成されるP型ウェル領域2は低濃度に設定する。したがって、NAND列チャンネル部容量を低減して効率よいセルフブースト動作を実現すると同時に、選択トランジスタおよびメモリトランジスタの短チャンネル化が実現できる。

Claim (excerpt)：

電気的にデータのプログラムおよび消去が行われるメモリトランジスタが複数個直列接続され、当該直列接続体の一端および他端がゲート電圧に応じて導通状態が制御される選択トランジスタを介してビット線および接地線に接続されてNAND列を構成し、前記NAND列がマトリクス配置され、同一行のメモリセルトランジスタのゲートが共通のワード線に接続されてなるメモリアレイ領域を有するNAND型の半導体不揮発性記憶装置であって、前記メモリアレイ領域の半導体基板表面上に形成される第1の第1導電型不純物ドーピング領域と、前記第1の第1導電型不純物ドーピング領域内に形成されかつ前記NAND列を構成する選択トランジスタおよびメモリトランジスタのソースおよびドレイン電極をなす第1の第2導電型不純物ドーピング領域と、前記第1の第1導電型不純物ドーピング領域内に形成されかつ前記NAND列を構成する選択トランジスタのソースおよびドレイン電極部のみ前記第1の第2導電型不純物ドーピング領域の少なくとも一部を包含するように形成されかつ前記第1の第1導電型不純物ドーピング領域よりも高濃度に形成された第2の第1導電型不純物ドーピング領域とを有する半導体不揮発性記憶装置。

IPC (4)：

H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2)：

H01L 27/10 434 ,  H01L 29/78 371