Pat
J-GLOBAL ID：200903045773852153

半導体装置の製造方法

Inventor：
篠原 啓二

About 篠原 啓二

, 
長谷川 明広

About 長谷川 明広


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社

, 
富士通株式会社

About 富士通株式会社


Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：2000325094
Publication number (International publication number)：2002134477
Application date： Oct. 25, 2000
Publication date： May. 10, 2002
Summary：
【要約】【課題】 ボーダーレスコンタクトをともなうもので、チタン系材料層を密着層に形成した金属配線を、アンダーカットを生じることなく安定して形成することにより、配線信頼性の向上、歩留りの向上を図る。【解決手段】 基板11上に絶縁膜(層間絶縁膜14)とシリコン系導電体のプラグ16とが形成された下地上にチタン系材料層として、チタン膜21と窒化チタン膜22、金属材料層としてタングステン膜23を積層して配線層を形成する工程と、シリコン系導電体の一部が露出するように配線層をエッチングによりパターニングして配線となるビット線25を形成する工程とを備えた半導体装置の製造方法において、前記チタン系材料をエッチングするエッチングガスに炭素、水素およびフッ素を含有するフルオロカーボン系の堆積性ガスを添加することを特徴としている。
Claim (excerpt)：
基板上に絶縁膜とシリコン系導電体とが形成された下地上にチタン系材料層と金属材料層とを積層して配線層を形成する工程と、前記シリコン系導電体の一部が露出するように前記配線層をエッチングによりパターニングして配線を形成する工程とを備えた半導体装置の製造方法において、前記チタン系材料をエッチングするエッチングガスに炭素、水素およびフッ素を含有するフルオロカーボン系の堆積性ガスを添加することを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/3065 ,  H01L 21/3213
FI (2)：
H01L 21/302 F ,  H01L 21/88 D
F-Term (36)：
5F004AA05 ,  5F004BA20 ,  5F004CA02 ,  5F004CA03 ,  5F004DA00 ,  5F004DA04 ,  5F004DA11 ,  5F004DA16 ,  5F004DA18 ,  5F004DA25 ,  5F004DB08 ,  5F004DB15 ,  5F004EA28 ,  5F004EB02 ,  5F033HH18 ,  5F033HH19 ,  5F033HH27 ,  5F033HH33 ,  5F033JJ05 ,  5F033KK01 ,  5F033LL04 ,  5F033MM08 ,  5F033NN01 ,  5F033PP06 ,  5F033QQ04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ59 ,  5F033QQ65 ,  5F033RR04 ,  5F033XX00
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM