Pat
J-GLOBAL ID:200903045778375728

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 深見 久郎 (外3名)
Gazette classification:公開公報
Application number (International application number):1992166179
Publication number (International publication number):1994013470
Application date: Jun. 24, 1992
Publication date: Jan. 21, 1994
Summary:
【要約】【目的】 本発明は、多層配線構造を有する半導体装置において、配線層間を接続するための溝を形成する際にパターニングずれが発生したとしても、下層の絶縁層がエッチングされてリセス部が形成されるのを有効に防止することを目的とする。【構成】 本発明は上記目的を達成するため、第1の層間絶縁膜2上に第1のエッチング防止膜3を形成し、その第1のエッチング防止膜上に第2の層間絶縁膜5を形成するように構成する。
Claim (excerpt):
多層配線構造を有する半導体装置であって、半導体基板上に形成された第1の開口を有する第1の絶縁層と、前記第1の絶縁層上に形成されたエッチング防止膜と、前記第1の開口内に形成された第1の配線層と、前記エッチング防止膜と、前記第1の配線層との上に形成された第2の開口を有する第2の絶縁層と、前記第2の開口内に前記第1の配線層に電気的に接続するように形成された第2の配線層とを備えた、半導体装置。
Patent cited by the Patent:
Cited by examiner (5)
  • 特開昭61-152040
  • 特開平3-205829
  • 特開平3-205829
Show all

Return to Previous Page