Pat

J-GLOBAL ID：200903045791255634

符号化多値変調装置

Inventor： 田中 宏和 ,  児玉 智子
Applicant, Patent owner： 株式会社東芝
Agent (1)： 須山 佐一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991345145
Publication number (International publication number)：1993183439
Application date： Dec. 26, 1991
Publication date： Jul. 23, 1993
Summary：

【要約】【目的】 速度変換器による帯域の拡大とトレリス符号化多値変調方式を組み合わせて信号を伝送するシステムにおいて、速度変換に伴う帯域の拡大を少なくする。【構成】 シリアル・パラレル変換器102、速度変換器103、狭義畳み込み符号化器106、マッピング装置108から構成される。シリアル・パラレル変換器102では、信号系列101がmビットの信号系列に変換され、速度変換器103ではm<SB>1 </SB>(m<SB>1 </SB><m)ビットの信号系列105と、m<SB>2 </SB>(m<SB>2 </SB><m-m<SB>1 </SB>)ビットの信号系列104がそれぞれ異なる速度に変換されて出力される。信号系列104は直接マッピング装置108に入力され、信号系列105は符号化率r ́(1>r ́>(m-m<SB>2 </SB>-1)/(m-m<SB>1 </SB>))の狭義畳み込み符号化器106で符号化された後マッピング装置108に入力される。マッピング装置108では信号系列104、107に対しマッピングを行い、2<SP>m </SP>値変調信号109を出力する。これにより、速度変換に伴う帯域拡大を少なくすることができる。

Claim (excerpt)：

mビットのディジタル信号系列に対して2<SP>m </SP>個の信号点を割り当て、その中の1点を変調信号として出力する符号化多値変調装置において、mビットのディジタル信号系列を入力とし、m<SB>1 </SB><mを満足するm<SB>1 </SB>ビットからなる信号1と、m<SB>2 </SB><m-m<SB>1 </SB>を満足するm<SB>2 </SB>ビットからなる信号2を出力とする速度変換器において、変換された速度が信号1と信号2では異なることを特徴とする速度変換器と、前記信号1および前記信号2を入力とし、前記信号1のm<SB>1 </SB>ビットに対して1>r ́>(m-m<SB>2 </SB>-1)/(m-m<SB>2 </SB>)を満足する符号化率r ́で畳み込み符号化した後m-m<SB>2 </SB>ビットを出力するステップと、前記信号2のm<SB>2 </SB>ビットに対しては符号化しないでそのまま出力するステップから構成され、全体として1>r>(m-1)/mを満足する符号化率rおよびmビットの出力となることを特徴とする畳み込み符号化器と、前記畳み込み符号化器から出力されるmビットの信号系列を入力とし、セット・パーティショニングに基きマッピングされた2<SP>m </SP>値変調信号を出力するマッピング装置とを具備することを特徴とする符号化多値変調装置。

IPC (3)：

H03M 7/30 ,  H04L 25/49 ,  H04L 27/36