Pat

J-GLOBAL ID：200903045804542395

3次元半導体集積回路装置の製造方法

Inventor： 小柳 光正 ,  岡野 泰典 ,  宮川 宣明
Applicant, Patent owner： 小柳 光正 ,  富士ゼロックス株式会社
Agent (1)： 中島 淳 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999375619
Publication number (International publication number)：2001189419
Application date： Dec. 28, 1999
Publication date： Jul. 10, 2001
Summary：

【要約】【課題】支持基板の着脱工程が不要で製造工程を大幅に簡略化することができ、簡素かつ容易な工程により半導体基板の多層積層を可能にする。信頼性の高い絶縁膜で囲まれた埋め込み配線を形成する。【解決手段】支持基板等を用いることなく、表層に第1の集積回路が形成された第1の半導体基板20と、表層に第2の集積回路が形成された第2の半導体基板30とを、第1の集積回路と第2の集積回路とが電気的に接続されるように、集積回路面同士を対向させて直接接着する。第1の半導体基板20と第2の半導体基板30とを接着した後、第2の半導体基板30の裏面側を研磨し、第2の半導体基板30に一端が第1の集積回路及び前記第2の集積回路の少なくとも一方に電気的に接続され第2の半導体基板30の裏面側に他端が露出した埋め込み配線48を形成し、表層に第3の集積回路が形成された第3の半導体基板40の集積回路面を該第3の集積回路が前記埋め込み配線48の露出部に電気的に接続されるように第2の半導体基板30の裏面側に接着する。

Claim (excerpt)：

表層に第1の集積回路が形成された第1の半導体基板と、表層に第2の集積回路が形成された半導体基板とを、第1の集積回路と第2の集積回路とが電気的に接続されるように、集積回路面同士を対向させて接着し、第2の半導体基板の裏面側を研磨し、第2の半導体基板に、一端が前記第1の集積回路及び前記第2の集積回路の少なくとも一方に電気的に接続され、第2の半導体基板の裏面側に他端が露出した埋め込み配線を形成し、表層に第3の集積回路が形成された第3の半導体基板の集積回路面を、該第3の集積回路が前記埋め込み配線の露出部に電気的に接続されるように、前記第2の半導体基板の裏面側に接着して、3次元半導体集積回路装置を製造する3次元半導体集積回路装置の製造方法。

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭61-030059
  
• 3次元半導体集積回路装置の製造方法
  Gazette classification：公開公報   Application number：特願平10-063476   Applicant：科学技術振興事業団, 小柳光正, 栗野浩之