Pat

J-GLOBAL ID：200903045924279655

半導体装置およびその製造方法

Inventor： 松本 秀俊 ,  比留間 健之
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1994046718
Publication number (International publication number)：1995263664
Application date： Mar. 17, 1994
Publication date： Oct. 13, 1995
Summary：

【要約】 (修正有)【目的】 ヘテロバリア層上にゲート電極があるヘテロ接合電界効果トランジスタを有する半導体装置において、チャネル層とコンタクト層間の寄生抵抗およびコンタクト層とゲート電極間の寄生抵抗を低減し、ソース抵抗を低減する。【構成】 ヘテロバリア層4を、チャネル層2上の一対のコンタクト層3の側面と、コンタクト層にはさまれた領域のチャネル層2の上面に被覆して、チャネル層とコンタクト層が直接接触し、コンタクト層3とゲート電極5が直接接触しない構造とする。

Claim (excerpt)：

第一の半導体層と、該第一の半導体層上の一対のn型の第二の半導体層と、該第二の半導体層間の該第一の半導体層の上面および該第二の半導体層の互いに向かい合った側面を被覆する第三の半導体層と、該第三の半導体層上のゲート電極を有し、かつ上記第三の半導体層の電子親和力が上記第一および第二の半導体層の電子親和力より小さい電界効果トランジスタを有することを特徴とする半導体装置。

IPC (4)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 27/095

FI (2)：

H01L 29/80 H ,  H01L 29/80 E