Pat

J-GLOBAL ID：200903045984849752

プロセッサとRAMを有する装置のテスト方法

Inventor： 長嶺 洋人
Applicant, Patent owner： 株式会社ニコン
Agent (1)： 山田 武樹
Gazette classification：公開公報
Application number (International application number)：1996027277
Publication number (International publication number)：1997198274
Application date： Jan. 22, 1996
Publication date： Jul. 31, 1997
Summary：

【要約】【課題】 プロセッサとRAM間のアドレスバスの信号線(アドレス線)の正常または異常を検出する。【解決手段】 RAMの任意のアドレスへ任意のデータを書き込む第1の書き込み処理(ステップS2)を行い、第1の書き込み処理のアドレスと1bitだけビットパターンの異なるRAMのアドレスへ、第1の書き込み処理のデータと異なるデータを書き込む第2の書き込み処理(ステップS3)を行い、第1の書き込み処理のアドレスからデータを読み出し(ステップS4)、第1の書き込み処理のデータと読み出したデータの比較を行い(ステップS5)、異なっている場合は、第1の書き込み処理のアドレスと、第2の書き込み処理のアドレスの、ビットパターンの異なる1ビットに対応するアドレス線の異常と判定する。

Claim (excerpt)：

RAMの任意のアドレスへ任意のデータを書き込む第1の書き込み処理を行い、第1の書き込み処理のアドレスと1bitだけビットパターンの異なるRAMのアドレスへ、第1の書き込み処理のデータと異なるデータを書き込む第2の書き込み処理を行い、第1の書き込み処理のアドレスからデータを読み出し、第1の書き込み処理のデータと読み出したデータの比較を行い、異なっている場合は、第1の書き込み処理のアドレスと、第2の書き込み処理のアドレスの、ビットパターンの異なる1ビットに対応するアドレス線の異常と判定するプロセッサとRAMを有する装置のテスト方法。

IPC (5)：

G06F 11/22 350 ,  G06F 11/22 370 ,  G01R 31/28 ,  G06F 15/78 510 ,  G11C 29/00 303

FI (5)：

G06F 11/22 350 Z ,  G06F 11/22 370 E ,  G06F 15/78 510 K ,  G11C 29/00 303 A ,  G01R 31/28 B