デジタル信号伝送装置

Inventor：
Applicant, Patent owner：
Agent (1)：井出直孝
Gazette classification：公開公報
Application number (International application number)：1993317086
Publication number (International publication number)：1995177116
Application date： Dec. 16, 1993
Publication date： Jul. 14, 1995
Summary：

【要約】【目的】二重化された伝送路を有するSDH(同期ディジタルハイアラキー)伝送装置の現用伝送路の受信信号に符号誤りが発生しても、次段に接続された装置での符号誤りのある信号の受信を防止し、セレクタの出力信号に符号誤りを生じないようにする。【構成】二重化された伝送路に、CCITT勧告G.709に規定されたVC-3またはVC-4信号のフレーム単位を構成する8ビットのビット・インタリーブド・パリティ(BIP-8)を演算した結果(B3バイト)を用いてフレームの符号誤りを検出する手段と、1フレーム遅延させる容量を有するフレームメモリとを備え、予備伝送路および現用伝送路の位相を一致させ、両伝送路の信号を同位相でセレクタに出力し、符号誤り検出結果に基づきフレーム単位でセレクタに伝送路を切り替えさせる。

Claim (excerpt)：

現用伝送路および予備伝送路からの受信信号を個別に監視する監視回路と、前記現用伝送路および前記予備伝送路からの受信信号のフレームおよびビットの位相合わせを行い同位相で出力する位相同期部と、この位相同期部からの信号を選択出力するセレクタと、前記監視回路のいずれかから異常検出信号が送出されたときに前記セレクタに正常な側の伝送路からの受信信号を選択させるセレクタ制御回路とを備えたデジタル信号伝送装置において、前記現用伝送路および前記予備伝送路それぞれに、CCITT勧告G.709に規定されたVC-3またはVC-4信号のフレーム単位を構成する8ビットのビット・インタリーブド・パリティ(BIP-8)の演算結果(B3バイト)を用いてフレームの符号誤りを検出する検出手段と、VC-3またはVC-4信号を1フレーム分遅延させる容量を有し前記検出部からの信号を保持するフレームメモリとを備え、前記セレクタ制御部は、前記検出手段によるフレームの符号誤り検出結果に基づきフレーム単位で前記セレクタを切り替える手段を含むことを特徴とするデジタル信号伝送装置。

IPC (3)：

H04J 3/14 , H04L 1/22 , H04L 29/14

Patent cited by the Patent：

Cited by examiner (1)

デイジタル伝送用冗長系切替え装置
Gazette classification：公開公報 Application number：特願平3-246947 Applicant：日本電気株式会社

Return to Previous Page