Pat

J-GLOBAL ID：200903046093093513

半導体装置の製造方法

Inventor： 有本 護
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 鳥居 洋
Gazette classification：公開公報
Application number (International application number)：1992304870
Publication number (International publication number)：1994132524
Application date： Oct. 16, 1992
Publication date： May. 13, 1994
Summary：

【要約】【目的】 この発明は、ソース・ドレイン間のパンチスルーを防止しつつ、基板効果を小さくでき、しかも、動作速度の低下を抑制できるようにした半導体装置の製造方法の提供を目的とする。【構成】 半導体基板1の表面に皮膜2を形成し、マスクを用いてゲート7に対応する皮膜2の部分をトレンチ状にエッチングし、このエッチング部分より半導体基板1にパンチスルーストップ用の不純物4を注入した後、上記エッチング部分にゲート材料7を堆積し、エッチバックによりゲート材料7を所定の膜厚に成形し、更に、残りの皮膜2を除去してゲート7を形成する構成とする。

Claim (excerpt)：

半導体基板の表面に皮膜を形成し、マスクを用いてゲートに対応する皮膜の部分をトレンチ状にエッチングし、このエッチング部分より半導体基板にパンチスルーストップ用の不純物を注入した後、上記エッチング部分にゲート材料を堆積し、エッチバックによりゲート材料を所定の膜厚に成形し、更に、残りの皮膜を除去してゲートを形成することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 29/784 ,  H01L 21/336

FI (2)：

H01L 29/78 301 H ,  H01L 29/78 301 P