Pat

J-GLOBAL ID：200903046093633674

半導体記憶装置およびその製造方法

Inventor： 上本 康裕 ,  藤井 英治 ,  嶋田 恭博 ,  那須 徹 ,  松田 明浩 ,  大槻 達男
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992278380
Publication number (International publication number)：1994132496
Application date： Oct. 16, 1992
Publication date： May. 13, 1994
Summary：

【要約】【目的】 半導体記憶装置の容量素子の構造およびその製造方法を簡略化し、かつ微小面積で大容量値を実現する。【構成】 半導体記憶装置の容量素子が、集積回路の拡散層3からなる下電極とチタンを主成分の一つとしチタンの比率が化学量論的組成より多い誘電体薄膜13およびチタンを主成分の一つとし高誘電率を有する高誘電体薄膜14とからなる容量絶縁膜とその上に形成された金属薄膜からなる上電極15とで構成されている。例えば、比誘電率が500以上の高誘電体薄膜14を用いてデータ保持に必要な容量値30fFを厚さ100nmで形成しようとすると、面積が1.5μm2 のメモリセルの半分以下の面積0.7μm2 でかつ単純平面型容量素子で実現できる。

Claim (excerpt)：

半導体基板に形成された集積回路と、前記集積回路の拡散層を下電極とし、その拡散層の上を含んで形成されたチタンを主成分の一つとしチタンの比率が化学量論的組成より多い誘電体薄膜とチタンを主成分の一つとし高誘電率を有する誘電体薄膜とからなる多層膜を容量絶縁膜とし、前記容量絶縁膜の上に形成された金属薄膜を上電極とする容量素子とを有する半導体記憶装置。

IPC (2)：

H01L 27/108 ,  H01L 27/04