Pat
J-GLOBAL ID：200903046208615322
不揮発性半導体メモリ装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
高月 猛
Gazette classification：公開公報
Application number (International application number)：1998237025
Publication number (International publication number)：1999121721
Application date： Dec. 24, 1993
Publication date： Apr. 30, 1999
Summary：
【要約】【課題】チップにおける周辺回路の占める面積を減少させられるような不揮発性半導体メモリ装置を提供する。【解決手段】データ読出動作とプログラム検証動作においてビット線に少量の電流を供給するための電流源手段と、データプログラム動作中にビット線を通じて選択されたメモリトランジスタに書込データを提供するために書込データを貯蔵し、また、読出動作中に読出データ、そしてプログラム検証動作中に検証データを貯蔵するための共通データラッチ手段と、読出動作とプログラム検証動作において、電流源手段から選択されたメモリトランジスタを通じて流れるビット線の電流に依存して読出データ及び検証データを検出し、共通データラッチ手段にそれぞれ提供するためのデータ感知手段と、を有する。
Claim (excerpt)：
多数のビット線と多数のセルユニットとを有しており、各セルユニットは少なくとも一つのメモリトランジスタで構成され、これらメモリトランジスタは、フローティングゲートと制御ゲートとを有するフローティングゲート電界効果トランジスタで構成されており、前記各セルユニットの一端は対応するビット線に接続されると共に、他端は基準電位を受けるようにされており、読出動作中に選択されたメモリトランジスタの制御ゲートに読出電圧を印加し、そして、データプログラム動作中にプログラム電圧及びプログラム検証動作中にプログラム検証電圧を、選択されたメモリトランジスタの制御ゲートに印加するための制御手段を備えた不揮発性半導体メモリ装置において、データ読出動作とプログラム検証動作においてビット線に少量の電流を供給するための電流源手段と、データプログラム動作中にビット線を通じて選択されたメモリトランジスタに書込データを提供するために書込データを貯蔵し、また、読出動作中に読出データ、そしてプログラム検証動作中に検証データを貯蔵するための共通データラッチ手段と、読出動作とプログラム検証動作において、電流源手段から選択されたメモリトランジスタを通じて流れるビット線の電流に依存して読出データ及び検証データを検出し、共通データラッチ手段にそれぞれ提供するためのデータ感知手段と、を有することを特徴とする不揮発性半導体メモリ装置。
IPC (6)：
H01L 27/115
, G11C 16/04
, G11C 16/06
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, G11C 17/00 622 E
, G11C 17/00 634 G
, H01L 29/78 371
