Pat
J-GLOBAL ID：200903046218729016
多層配線構造の半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1993104766
Publication number (International publication number)：1994314687
Application date： Apr. 30, 1993
Publication date： Nov. 08, 1994
Summary：
【要約】【目的】 微細コンタクトの形成が可能であり、しかもコンタクト部が微細化しても、接続不良などが生じない信頼性の高い多層配線構造の半導体装置およびその製造方法を提供すること。【構成】 下部導電層22bと上部導電層34とが、ピラー接続部26bを介して接続してある多層配線構造を有する半導体装置である。下部導電層22bが、その上に形成される補助導電層24bの第1パターンと、ピラー接続部26bの第2パターンとの和によって決定されるパターンを有する。ピラー接続部26bおよび補助導電層24bが形成された下部導電層22bの表面に、層間絶縁層32を成膜し、次に、ピラー接続部26bの上端部が露出するように、この層間絶縁層32を選択的に除去する。その後、この層間絶縁層32の表面に、上部導電層34を成膜し、上部導電層34をピラー接続部26bを通して下部導電層22bに接続する。
Claim (excerpt)：
下部導電層と上部導電層とが、ピラー接続部を介して接続してある多層配線構造を有する半導体装置であって、下部導電層が、その上に形成される補助導電層のパターンと、ピラー接続部のパターンとの和によって決定されるパターンを有することを特徴とする多層配線構造の半導体装置。
IPC (2)：
H01L 21/3205
, H01L 21/90
