Pat

J-GLOBAL ID：200903046251283724

半導体装置

Inventor： 志賀 信夫
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 越場 隆
Gazette classification：公開公報
Application number (International application number)：1993076104
Publication number (International publication number)：1994268020
Application date： Mar. 10, 1993
Publication date： Sep. 22, 1994
Summary：

【要約】【構成】基板2と、基板2上に実装され伝送線路としてマイクロストリップラインを使用している集積回路チップ1と、基板2上で集積回路チップ1の周囲を包囲する側壁3および側壁3の上方を気密封止するリッド40により構成されたパッケージとを備えた半導体装置において、集積回路チップ1が基板2上にフリップチップボンディングで実装されており、且つ、集積回路チップ1の裏面電極とパッケージとを電気的に接続する導電性の部材が、リッド40と集積回路チップ1との間に間挿されている。この導電性部材は、リッド40と集積回路チップ1との間に間挿されたリードフレームでもよし、リッド40側からパッケージ内に注入されたプリフォームの導電性の檪材50であってもよい。

Claim (excerpt)：

基板と、伝送線路としてマイクロストリップラインを使用する構造を有して該基板上に実装された集積回路チップと、該基板上で該集積回路チップの周囲を包囲する側壁および該側壁の上方を気密封止するリッドにより構成されたパッケージとを備えた半導体装置において、該集積回路チップが該基板上に装荷されたパッドに対してフリップチップボンディングされており、該集積回路チップと該リッドとの間に、該集積回路チップの裏面電極と該リッドとを電気的に接続する導電性部材が間挿されていることを特徴とする半導体装置。

IPC (2)：

H01L 21/60 311 ,  H01L 23/50

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭64-049722
  
• 特開昭63-034326