Pat
J-GLOBAL ID：200903046302025857
電界効果型半導体素子
Inventor：
,
Applicant, Patent owner：
Agent (1)：
恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1995064545
Publication number (International publication number)：1996264772
Application date： Mar. 23, 1995
Publication date： Oct. 11, 1996
Summary：
【要約】【目的】MOSFETにおいて、しきい値電圧の低下と、オン抵抗の低下を両立させ、さらにパンチスルー耐圧の向上を図る。【構成】 ゲート電極46を囲むようにゲート酸化膜45が形成され、ゲート電極46の側部には低濃度層である拡散層49が形成されている。又、拡散層49の側部にはゲート電極46及び拡散層49よりもドレイン方向へ十分に深く形成された拡散層53a,53bが設けられている。P+ ボディ層(拡散層53a,53b)の下端部間の距離が短いため、P+ ボディ層間の空乏層56がつながり易くなる。
Claim (excerpt)：
ドレインとなる第1導電型半導体基体(2)の表面に第2導電型領域(3,4)と、ソースとなる第1導電型領域(5)を有し、前記基体(2)表面上のゲート電極(7)への電圧印加によって基体(2)と前記第1導電型領域(5)に挟まれた前記第2導電型領域表面(3,4)でソース・ドレイン電流を制御するようにした電界効果型半導体素子であって、前記第2導電型領域はゲート電極(7)直下に形成された低濃度層(3)と、、該低濃度層(3)に接続して形成され、第1導電型領域(5)から第1導電型半導体基体(2)方向へ延びる高濃度層(4)とを含み、前記高濃度層(4)を前記低濃度層(3)より深さ方向に幅厚に形成したことを特徴とする電界効果型半導体素子。
FI (2)：
H01L 29/78 653 A
, H01L 29/78 656 D
