Pat

J-GLOBAL ID：200903046381563648

密封空洞デバイス及びその方法

Inventor： ヘンリク・ヤコブセン ,  テルイエ・クビステロイ
Applicant, Patent owner： センソノール・エイ・エス
Agent (1)： 小田島 平吉
Gazette classification：公開公報
Application number (International application number)：1996113021
Publication number (International publication number)：1996306936
Application date： Apr. 11, 1996
Publication date： Nov. 22, 1996
Summary：

【要約】【課題】 大領域のポリシリコン表面への陽極結合を可能にする。【解決手段】 空洞の内側の機能デバイスを該空洞の外側の電気端子に接続するために密封領域を通して電気絶縁導体を有する。該導体は、単結晶シリコン基板においてドープされた埋め込み交差部の使用により設けられ、これにより、種々の形式の集積シリコンデバイス、例えば、センサーの作成を可能にする。さらに、発明は、新規の方法によって作成されたデバイスに関する。

Claim (excerpt)：

基板を形成するシリコンウェーハの表面と協働する密封空洞手段を設けるための方法であり、密封領域を横断した電気絶縁導体手段が、該空洞手段内の機能デバイス手段を該空洞手段外の電気端子へ接続するために、該空洞手段の一部を規定するふた手段と該ウェーハ表面との間に形成される方法において、a)N形シリコン単結晶基板を設けることと、b)埋め込み導体が、マスク層として該基板の頂部にフォトレジストを使用して、例えばホウ素のイオン注入によって形成されるフォトマスク段階を実施し、続いて、押込み拡散段階を行い、こうして設けられたPN接合の位置における基板表面において段差のない該導体の絶縁P形領域の表面ドーピングを設けることと、c)該埋め込み導体の頂部においてエピタキシャルN形層を成長させ、該導体を設けるために該導体に隣接した該基板の該頂部が、表面効果から保護されるために単結晶シリコンへ埋め込まれることと、d)フォトマスク及びドーピング段階により、該エピタキシャル層の頂部レベルから該埋め込みP形導体の各端部に至るP形接点を形成することと、e)該エピタキシャル層と該接点の頂部にパッシベーション層を設けることと、f)該機能デバイス手段を設け、該機能デバイスを該接点へ電気接続することと、g)該機能デバイスと該ウェーハ表面の一部に該ふた手段を設け、これにより、該埋め込み導体の上にあるように該ふたの縁の少なくとも一部を位置付けることと、h)該シリコンウェーハ基板と該ふた手段を加熱手段において相互に整合した状態において位置付けることと、i)該ウェーハ手段と該ふた手段の間に電界を印加することと、j)組み合わせウェーハ手段及びふた手段構造を高温まで加熱し、該ふた手段における正イオンを可動にし、該ウェーハ手段との界面の方に該電界の影響下でドリフトさせ、該ウェーハ手段と該ふた手段を原子レベルの密な接触まで引き合わせる静電力を生成することと、k)該静電力の少なくとも一部を維持し、該ウェーハ手段と該ふた手段を共に結合させるために、該組み合わせ構造を冷却させ、該イオンを不動にし、該印加電界を除去することとを具備する方法。

IPC (3)：

H01L 29/84 ,  G01L 1/22 ,  G01L 9/04 101

FI (3)：

H01L 29/84 B ,  G01L 1/22 ,  G01L 9/04 101