Pat

J-GLOBAL ID：200903046483970523

強誘電体メモリ

Inventor： 渡辺 均 ,  黒田 吉己 ,  田所 かおる
Applicant, Patent owner： オリンパス光学工業株式会社 ,  シメトリックス・コーポレーション
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993254378
Publication number (International publication number)：1995111318
Application date： Oct. 12, 1993
Publication date： Apr. 25, 1995
Summary：

【要約】【目的】この発明は、酸化物強誘電体表面の還元反応、変質を阻止するとともに、MOSシンター工程において強誘電体薄膜と上下電極間の剥離を防止することを主要な目的とする。【構成】半導体基板(1) と、この基板(1) 上に設けられ、下部電極(10),酸化物強誘電体薄膜(11),上部電極(12)の順次積層して構成される誘電体薄膜キャパシタ(9) と、このキャパシタ(9) 表面に被覆された、アルミニウム,シリコンもしくはチタンの窒化物薄膜を主要な構成要素とする保護膜(12)とを具備したことを特徴とする強誘電体メモリ。

Claim (excerpt)：

半導体基板と、この基板上に設けられ、下部電極,酸化物強誘電体薄膜,上部電極の順次積層して構成される強誘電体薄膜キャパシタと、このキャパシタ表面に被覆された、アルミニウム,シリコンもしくはチタンの窒化物薄膜を主要な構成要素とする保護膜とを具備したことを特徴とする強誘電体メモリ。

IPC (6)：

H01L 27/10 451 ,  G11C 11/22 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108

FI (2)：

H01L 27/04 C ,  H01L 27/10 325 J

Patent cited by the Patent：

Cited by examiner (2)

• 特開平4-093065
  
• 特開平4-181766