Pat

J-GLOBAL ID：200903046539162565

ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を有する素子

Inventor： 内藤 泰久 ,  水谷 亘 ,  川西 祐司
Applicant, Patent owner： 独立行政法人産業技術総合研究所
Gazette classification：公開公報
Application number (International application number)：2003307669
Publication number (International publication number)：2005079335
Application date： Aug. 29, 2003
Publication date： Mar. 24, 2005
Summary：

【課題】 ランニングコストの高い電子ビーム露光を用いることなく、5nm以下のナノギャップ電極を製造する。【解決手段】 基板上に所定の水平方向幅のレジストパターンを形成し、基板面に対してθ1(0°<θ1<90°)の角度で導電性材料を斜め蒸着し、所定幅のギャップが形成されるように第1番目の電極層を設け、リフトオフ処理を行った後、電極表面をエッチングして電極エッジを不均一化させ、再度スリットを持つレジストパターンを前記ギャップをまたいで両側に形成し、前記θ1の方向とは反対の方向から基板面に対してθ2(0°<θ2<θ1<90°)の角度で導電性材料を斜め蒸着し、10nm以下の幅のギャップが形成されるように第2番目の電極層を設け、リフトオフ処理を行い、次いで、電極間に電流を流し、電極間の短絡部分を電界破断させる。【選択図】 図1

Claim (excerpt)：

基板上に光露光により所定の水平方向幅のレジストパターンを形成する第1のレジストパターン形成工程と、 基板面に対してθ1(0°<θ1<90°)の角度で導電性材料を斜め蒸着し、所定幅のギャップが形成されるように第1番目の電極層を設ける第1の蒸着工程と、 第1のリフトオフ処理工程と、 電極表面をエッチングして電極エッジを不均一化させる不均一化工程と、 再度光露光によりスリットを持つレジストパターンを前記ギャップをまたいで両側に形成する第2のレジストパターン形成工程と、 前記θ1の方向とは反対の方向から基板面に対してθ2(0°<θ2<θ1<90°)の角度で導電性材料を斜め蒸着し、10nm以下の幅のギャップが形成されるように第2番目の電極層を設ける第2の蒸着工程と、 第2のリフトオフ処理工程と、 電極間に電流を流し、電極間の短絡部分を電界破断させる電界破断工程と からなることを特徴とするナノギャップ電極の製造方法。

IPC (5)：

H01L29/41 ,  B82B3/00 ,  H01L21/28 ,  H01L21/285 ,  H01L29/06

FI (6)：

H01L29/44 Z ,  B82B3/00 ,  H01L21/28 B ,  H01L21/28 E ,  H01L21/285 P ,  H01L29/06 601N

F-Term (9)：

4M104AA10 ,  4M104BB02 ,  4M104BB04 ,  4M104BB13 ,  4M104DD34 ,  4M104DD61 ,  4M104DD68 ,  4M104GG01 ,  4M104HH14