Pat

J-GLOBAL ID：200903046582950321

不揮発性強誘電体メモリ

Inventor： 木村 亨 ,  小池 洋紀
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994190448
Publication number (International publication number)：1996055484
Application date： Aug. 12, 1994
Publication date： Feb. 27, 1996
Summary：

【要約】【目的】高速動作及び低消費電力を保つと共に、ワード線の電位制御を単純化し、かつスタンバイ時の自発分極の反転誤動作を確実に防止する。【構成】2値情報の論理レベルの高レベル及び低レベルの中間レベルの電位Vpをプレート線PLに定常的に供給するプレート線電位供給回路2を設ける。プレート線の電位Vpとの差がメモリセルMCの容量素子Cの強誘電体膜の抗電圧より小さく、かつ単一電源の低電源電位との差がメモリセルのトランジスタTのソース,ドレインと基板との間のpn接合によるダイオードのターンオン電圧より小さい範囲の電位VsをトランジスタTの基板に供給する基板電位供給回路3を設ける。

Claim (excerpt)：

強誘電体膜を相対向する2つの電極で狭んで形成され前記強誘電体膜の分極状態により2値情報を記憶,保持する容量素子とソース,ドレインのうちの一方を前記容量素子の一方の電極と接続するトランジスタとを備え行方向,列方向に配置された複数のメモリセル、これら複数のメモリセルの各行それぞれと対応して設けられ対応する行の各メモリセルのトランジスタのゲートと接続して選択レベルのときこれらメモリセルを選択状態とする複数のワード線、前記複数のメモリセルの各列それぞれと対応して設けられ対応する列の各メモリセルのトランジスタのソース,ドレインのうちの他方と接続する複数のビット線、及び前記複数のメモリセルの容量素子それぞれの他方の電極と接続するプレート線を含むメモリセルアレイと、前記2値情報の論理レベルの高レベル及び低レベルの中間レベルの電位を前記プレート線に定常的に供給するプレート線電位供給回路と、前記プレート線の電位との差が前記メモリセルの容量素子の強誘電体膜の抗電圧より小さい範囲の電位を前記メモリセルのトランジスタのソース,ドレインが形成されている基板に供給する基板電位供給回路とを有することを特徴とする不揮発性強誘電体メモリ。

IPC (6)：

G11C 14/00 ,  G11C 5/00 ,  G11C 11/22 ,  G11C 11/42 ,  G11C 17/00 ,  H01L 27/10 451