Pat
J-GLOBAL ID:200903046619309346

半導体装置および半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (7): 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
Gazette classification:公開公報
Application number (International application number):2007339873
Publication number (International publication number):2009164203
Application date: Dec. 28, 2007
Publication date: Jul. 23, 2009
Summary:
【課題】ガスの発生がきわめて多量な導電性接着剤を用いて半導体素子の接続を行う場合においても、半導体素子の裏面に溝加工などの加工を不要とし、接続層内部にガスがトラップされることにより形成される接続欠陥としてのボイドの発生を抑制することである。【解決手段】半導体素子1と基材2との接続面に沿った方向に加速度を、基材2、接続層7および半導体素子1に対して加えながら接続を行なうという工程を導入することにより、接続の過程でガスを効率よく接続層の外部に放散することができる。【選択図】図2
Claim (excerpt):
主表面を有する基材を準備する工程と、 前記基材の前記主表面上に流動性を有する接続層を介して半導体素子を接続する工程とを備え、 前記半導体素子を接続する工程において、前記半導体素子と基材との接続面に沿った方向に加速度を前記基材、接続層および半導体素子に対して加えながら接続を行なうことを特徴とする、半導体装置の製造方法。
IPC (1):
H01L 21/52
FI (2):
H01L21/52 C ,  H01L21/52 E
F-Term (8):
5F047AA11 ,  5F047AA14 ,  5F047AA17 ,  5F047BA12 ,  5F047BA14 ,  5F047BA15 ,  5F047BB11 ,  5F047BB16
Patent cited by the Patent:
Cited by applicant (1) Cited by examiner (4)
Show all

Return to Previous Page