Pat

J-GLOBAL ID：200903046636142765

半導体装置の製造方法及び半導体装置

Inventor： 前川 和義
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998043623
Publication number (International publication number)：1999087349
Application date： Feb. 25, 1998
Publication date： Mar. 30, 1999
Summary：

【要約】 (修正有)【課題】 半導体装置のコンタクトホールあるいはスルーホール等に配線を形成する際、Cuの高圧リフロープロセス時におけるCuの酸化とそれに基づく埋め込み特性の劣化を防止する。【解決手段】 半導体装置の層間絶縁膜2の配線用接続孔3aを覆うように銅膜5を形成し、Cu膜の上に銅の酸化防止膜4を形成するプロセスにおいて、この酸化防止膜4の形成の前後には1.33×10-3Pa以下の高真空雰囲気を維持し、その後に高温・高圧の不活性ガスにより配線用接続孔3aに銅膜の銅を圧入する。酸化防止膜としては、チタン等の金属あるいはシリコン窒化膜を用いる。また、純度99.999wt%(5N)以上の銅をターゲットに用いスパッタ法によりCu膜を形成する。また、高圧不活性ガス中の不純物ガス量を50vpm以下にする。

Claim (excerpt)：

半導体ウェーハの層間絶縁膜に配線用溝及び/または接続孔を形成する工程と、上記配線用溝及び/または接続孔を覆うように上記層間絶縁膜の上に銅膜を形成する銅膜形成工程と、上記銅膜形成工程の終了時から、1.33×10-3Pa(1×10-5Torr)以下の高真空雰囲気を維持した後、連続真空を維持しつつ上記銅膜の上に銅の酸化防止膜を形成する酸化防止膜形成工程と、高温・高圧の不活性ガスにより上記配線用溝及び/または接続孔に上記銅膜の銅を圧入する銅圧入工程と、化学機械的研磨により上記銅膜の銅を上記配線用溝及び/または接続孔にのみ残して除去する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/28 301

FI (2)：

H01L 21/88 M ,  H01L 21/28 301 R