Pat

J-GLOBAL ID：200903046648291073

薄膜半導体装置およびその製造方法

Inventor： 湯田坂 一夫 ,  竹中 敏
Applicant, Patent owner： 株式会社高度映像技術研究所
Agent (1)： 谷 義一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993043672
Publication number (International publication number)：1994260645
Application date： Mar. 04, 1993
Publication date： Sep. 16, 1994
Summary：

【要約】 (修正有)【目的】 歩留りを低下させることなく薄膜トランジスタのゲート線抵抗を低抵抗化すると共に、オフリーク電流を低減させて、フリッカ、あるいは表示ムラの少なくガス保持特性の優れた液晶ディスプレイを実現する。【構成】 不純物添加された多結晶シリコン膜5上にシリサイド膜6を積層した2層膜をパターニングした後、最上層に高抵抗の多結晶シリコン膜7を積層し、これを前記2層膜よりも太くパターニングする。該最上層の高抵抗の多結晶シリコン膜のレジストマスクを残したままで、このパターンに対し自己整合的にイオン注入し、ソース8、ドレイン9を形成してオフセットゲート構造とする。一方、最上層の多結晶シリコン膜を低抵抗とし、レジストマスクを剥離してからイオン注入してLDD構造を形成する。

Claim (excerpt)：

ソース領域、ドレイン領域、ゲート絶縁膜およびゲート電極を有するプレーナー型薄膜半導体装置において、前記ゲート絶縁膜の上に形成されるゲート電極は、最下層の不純物添加された多結晶シリコン薄膜と、中間層のシリサイド膜と、これら2層構造の上に積層された最上層の高抵抗の多結晶シリコン膜とから構成される3層ゲート電極であることを特徴とする薄膜半導体装置。

IPC (5)：

H01L 29/784 ,  G02F 1/136 500 ,  H01L 21/90 ,  H01L 29/40 ,  H01L 21/336

FI (3)：

H01L 29/78 311 G ,  H01L 29/78 311 S ,  H01L 29/78 311 P

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-360582
  
• 特開昭60-164363
  
• 特開昭61-048977