Pat

J-GLOBAL ID：200903046656006388

半導体装置

Inventor： 佐藤 文彦
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992115609
Publication number (International publication number)：1993315342
Application date： May. 08, 1992
Publication date： Nov. 26, 1993
Summary：

【要約】【目的】エミッタとベースとが自己整合的に形成されるバイポーラトランジスタにおいて、遮断周波数fT ,およびコレクタ・ベース間の接合耐圧を同時に向上させる。【構成】エミッタ開口部のn- 型シリコンエピタキシャル層103にはn型埋込みコレクタ110が設けられ、コレクタ110上にはn- 型の単結晶シリコン・コレクタ111,p+ 型の単結晶シリコン真性ベース層112,n+ 型の単結晶シリコン・エミッタ115が設けられている。p+ 型の単結晶シリコン真性ベース層112は、p+ 型の多結晶シリコン・グラフトベース113を介して、p+型ベース電極用多結晶シリコン107へ接続する。

Claim (excerpt)：

単結晶シリコン基板の表面に設けられら第1導電型の第1の単結晶シリコン層と、前記第1の単結晶シリコン層の表面を覆って設けられた第1の絶縁膜と、前記第1の絶縁膜に設けられた前記第1の単結晶シリコン層に達する第1の開口部と、前記第1の開口部においてせり出し部を有する姿態を有して前記第1の絶縁膜上に設けられた第2導電型の第1の多結晶シリコン膜と、前記第1の多結晶シリコン膜の上面を覆い,かつ前記せり出し部において前記第1の多結晶シリコン膜の側面を覆って設けられた第2の絶縁膜と、前記第1の開口部から一定の距離を保って前記第1の単結晶シリコン層の表面に設けられた凹部と、前記第1の単結晶シリコン層より低い不純物濃度を有し、その表面が概略前記第1の単結晶シリコンの表面と一致して前記凹部に選択的に設けられた第1導電型の第1の単結晶半導体層と、前記せり出し部における前記第1の多結晶シリコン膜の底面に接続して設けられた第2導電型の多結晶半導体膜と、前記第1の単結晶半導体層,および前記第1の単結晶半導体層で覆われない部分の前記第1の単結晶シリコン層を覆い、前記多結晶半導体膜の底面に接続して前記第1の開口部内に設けられた第2導電型の第2の単結晶半導体層と、前記せり出し部において少なくとも前記第2の絶縁膜の側面,並びに底面を覆い、前記第2の絶縁膜の表面に設けられた第3の絶縁膜と、前記せり出し部端から一定の距離で縮小された姿態を有して前記第3の絶縁膜により形成された第2の開口部と、前記第2の開口部において、前記第2の多結晶半導体層の表面に設けられた第1導電型の第2の単結晶シリコン層と、前記第2の開口部において、前記第1導電型の第2の単結晶シリコン層の表面に設けられた第1導電型の第2の多結晶シリコン膜と、を有することを特徴とする半導体装置。

IPC (2)：

H01L 21/331 ,  H01L 29/73