Pat
J-GLOBAL ID：200903046669103439

半導体装置の製造方法、半導体装置、回路基板、並びに電子機器

Inventor：
松尾 剛秀

About 松尾 剛秀


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (3)： 西 和哉 ,  志賀 正武 ,  青山 正和
Gazette classification：公開公報
Application number (International application number)：2004112063
Publication number (International publication number)：2005210048
Application date： Apr. 06, 2004
Publication date： Aug. 04, 2005
Summary：
【課題】 ドライエッチング処理におけるエッチングレートの向上を図り、半導体装置の品質を向上させることが可能な半導体装置の製造方法を提供する。【解決手段】 半導体基板10の裏面をドライエッチングする前に、半導体基板10の裏面10bに、エッチング開口面積を低減させる膜70を形成する。【選択図】 図7
Claim (excerpt)：
半導体基板を貫通する電極を有する半導体装置の製造方法であって、 集積回路が形成された半導体基板の能動面から前記半導体基板の内部にかけて凹部を形成する工程と、 前記凹部の内面に絶縁層を形成する工程と、 前記絶縁層の内側に導電材料を充填して、電極を形成する工程と、 前記半導体基板の裏面をドライエッチングして、前記電極の先端部を露出させる工程と、 前記電極の先端部における前記絶縁層を除去して、前記電極の先端部を露出させる工程と、を有してなり、 前記半導体基板の裏面をドライエッチングする前に、前記半導体基板の裏面に、エッチング開口面積を低減させる膜を形成する工程を有することを特徴とする半導体装置の製造方法。
IPC (4)：
H01L21/3205 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18
FI (2)：
H01L21/88 J ,  H01L25/08 B
F-Term (31)：
5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ19 ,  5F033MM08 ,  5F033MM30 ,  5F033PP00 ,  5F033PP06 ,  5F033PP15 ,  5F033PP19 ,  5F033PP20 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ28 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS15 ,  5F033SS21 ,  5F033VV07 ,  5F033XX33 ,  5F033XX34
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM