Pat

J-GLOBAL ID：200903046690423044

代理命令を用いる並列処理システム及び方法

Inventor： ジェラルド・ジィ・ペカネック ,  クレア・ジョン・グロスナー ,  ラリー・ディ・ラーセン ,  スタマティス・ヴァシリアディス
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996001832
Publication number (International publication number)：1996249293
Application date： Jan. 09, 1996
Publication date： Sep. 27, 1996
Summary：

【要約】【課題】 並列処理アレイのための改良された命令配布機構を提供する並列処理システム及び方法を提供する。【解決手段】 本発明は複数の各プロセッサ要素に基本命令を同報する。各プロセッサ要素は、同一の命令を各それぞれのプロセッサ要素に記憶される固有のオフセット値に関連付けることによりその命令を解読し、そのプロセッサ要素に固有の導出命令を生成する。第1のタイプの基本命令はプロセッサ要素に論理演算または制御オペレーションを実行させる。第2のタイプの基本命令はポインタ・アドレスを生成させる。ポインタ・アドレスは、プロセッサ要素における実行のために代替命令記憶から代替命令をアクセスするために使用される。代替命令は超長命令ワード(VLIW)であり、単一の命令により表現されるよりもより多くの情報を含む。

Claim (excerpt)：

実行時にオペレーションを実行する第1のタイプの基本命令、アドレス・ポインタを提供する第2のタイプの基本命令、及び第1及び第2のアドレス・ポインタによりそれぞれアクセスされる第1及び第2のロケーションに記憶される第1及び第2の代替命令を記憶するメモリ手段と、前記メモリ手段に接続され、前記命令を実行するための第1の固有のオフセット値を有する第1のプロセッサ要素であって、前記プロセッサ要素が前記第1のタイプの基本命令をオペレーションの実行のために処理する命令解読を含み、前記命令解読が前記第1の固有のオフセット値を前記第2のタイプの基本命令と共に処理し、前記メモリ手段内の前記第1の代替命令を指す前記第1のアドレス・ポインタを生成し、それに応答して前記メモリ手段が前記第1の代替命令を前記第1のプロセッサ要素に出力する、前記第1のプロセッサ要素と、前記メモリ手段に接続され、前記命令を実行するための第2の固有のオフセット値を有する第2のプロセッサ要素であって、前記第2のプロセッサ要素が前記第1のタイプの基本命令をオペレーションの実行のために処理する命令解読を含み、前記命令解読が前記第2の固有のオフセット値を前記第2のタイプの基本命令と共に処理し、前記メモリ手段内の前記第2の代替命令を指す前記第2のアドレス・ポインタを生成し、それに応答して前記メモリ手段が前記第2の代替命令を前記第2のプロセッサ要素に出力する、前記第2のプロセッサ要素と、を含み、前記メモリ手段から同報される単一の命令が前記第1及び第2のプロセッサ要素内で異なるオペレーションを選択的に制御する、データ処理システム。

IPC (3)：

G06F 15/16 390 ,  G06F 9/38 310 ,  G06F 15/80

FI (3)：

G06F 15/16 390 T ,  G06F 9/38 310 X ,  G06F 15/80