Pat

J-GLOBAL ID：200903046771027429

半導体装置およびその製造方法

Inventor： 根本 義彦 ,  馬場 伸治
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993253306
Publication number (International publication number)：1995106332
Application date： Oct. 08, 1993
Publication date： Apr. 21, 1995
Summary：

【要約】【目的】 ドライエッチングによるパターニングが可能である下地金属層を有しかつ信頼性の高い半導体装置を提供する。【構成】 半導体基板1の主表面上には絶縁層2が形成されている。この絶縁層2上にはパッド電極3が形成されている。このパッド電極3の周縁部および絶縁層2を覆うように保護膜4が形成されている。パッド電極3表面上から保護膜4上にわたってTi層5aとTiN層5bとの積層構造が形成されている。このTi層5aとTiN層5bとの積層構造が下地金属層5となる。また、TiN層5bは、Ti層5aの厚みの5.7倍より大きい厚みを有する。TiN層5b上には酸化防止層6が形成される。この酸化防止層6上には突起電極7が形成される。

Claim (excerpt)：

主表面上に素子が形成された半導体基板と、前記素子上に絶縁膜を介在して形成されたAlを含む材質からなるパッド電極と、前記パッド電極上に形成され第1の厚みを有するTi層と、前記Ti層上に形成され前記Ti層の厚みの5.7倍より大きい厚みを有するTiN層とを有する下地金属層と、前記TiN層上に形成された突起電極と、を備えた半導体装置。