Pat

J-GLOBAL ID：200903046897467033

情報処理装置の記憶保護方式

Inventor： 志村 伸之 ,  日比 一夫
Applicant, Patent owner： 株式会社日立製作所 ,  日立コンピュータエンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992167283
Publication number (International publication number)：1994012333
Application date： Jun. 25, 1992
Publication date： Jan. 21, 1994
Summary：

【要約】【目的】本発明の目的は、各プログラム間の記憶保護を確保した上で、より柔軟な記憶保護機構を提供する事にある。【構成】キー制御記憶保護機構を具備する情報処理装置に於いて、16ビットのマスクレジスタを設ける。マスクレジスタの各ビットは主記憶キーの0から15に対応し、「1」であるビットに対応する主記憶キーに対してはアクセス許可されるようにする。さらに、識別キーレジスタを設け、保護キーと識別キーが一致したときのみマスクレジスタによるアクセス許可が行われる。【効果】マスクレジスタと識別キーレジスタに設定する値を変更する事により、本記憶保護構成の具体的キーの値を柔軟に変更する事ができる。

Claim (excerpt)：

少なくとも1つの中央処理装置と、主記憶装置を有する情報処理装置であって、該中央処理装置は保護キーを具備し、該主記憶装置は複数のブロックに分割され、各ブロックは主記憶キーを具備し、該中央処理装置が該主記憶装置をアクセスする際、該保護キーと主記憶キーとが比較され、それが一致したか否かで主記憶装置アクセスの許可不許可を決定する記憶保護機構を具備した情報処理装置において、前記保護キーと前記主記憶キーとの組み合わせで決定される唯一の記憶保護判定情報を、前記保護キーと前記主記憶キーとの全ての、もしくは、一部の組み合わせで保持する第1の手段と、前記中央処理装置が前記主記憶装置をアクセスする際、前記中央処理装置が保持する前記保護キーと、被アクセス主記憶ブロックが保持する前記主記憶キーとの組み合わせに従い、前期第1の手段に保持されている、当該保護キーと主記憶キーの組み合わせに唯一の該記憶保護判定情報を読み出す第2の手段と、前第2の手段で読み出された記憶保護判定情報に従って、当該アクセスの妥当性を決定する第3の手段とを具備することを特徴とする情報処理装置の記憶保護方式。