Pat

J-GLOBAL ID：200903046953137688

半導体素子の実装方法およびその製品

Inventor： 山角 直也 ,  永野 孝浩
Applicant, Patent owner： 国際電気株式会社
Agent (1)： 中村 純之助
Gazette classification：公開公報
Application number (International application number)：1996142745
Publication number (International publication number)：1997326416
Application date： Jun. 05, 1996
Publication date： Dec. 16, 1997
Summary：

【要約】【課題】半導体装置に熱応力の影響を与えることなく、微細ピッチの電極への接続であっても隣の電極とショートする危険性がなく、信頼性の高い電気接続を実現できる半導体素子の実装方法およびその製品を提供する。【解決手段】半導体素子を回路基板の端子電極部に実装する方法であって、回路基板の端子電極上に、金属の超微粉末を溶剤に分散させて調製した金属ペーストのボールを形成する工程と、半導体素子の電極を、回路基板の端子電極上に形成した金属ペーストのボール上にフェースダウン法で接続する工程と、金属ペースト中の溶剤を蒸発させて半導体素子と回路基板とを電気的に接続する工程、もしくは、溶剤を蒸発させた後、低温焼成により半導体素子と回路基板とを電気的に接続する工程を、少なくとも用いる半導体素子の実装方法とその製品。

Claim (excerpt)：

半導体素子を回路基板の端子電極部に実装する方法であって、上記回路基板の端子電極上に、金属の超微粉末を溶剤に分散させて調製した金属ペーストのボールを形成する工程と、半導体素子の電極を、上記回路基板の端子電極上に形成した金属ペーストのボール上にフェースダウン法で接続する工程と、上記金属ペースト中の溶剤を蒸発させて半導体素子と回路基板とを電気的に接続する工程、もしくは、上記溶剤を蒸発させた後、低温焼成により半導体素子と回路基板とを電気的に接続する工程を、少なくとも用いることを特徴とする半導体素子の実装方法。