Pat

J-GLOBAL ID：200903046955200476

薄膜トランジスタ及びその製造方法

Inventor： 中村 健一 ,  金子 節夫
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993331176
Publication number (International publication number)：1995193247
Application date： Dec. 27, 1993
Publication date： Jul. 28, 1995
Summary：

【要約】【目的】 エキシマレーザアニール法によりプレーナ型TFTから構成される薄膜回路を作製するプロセスにおいて、薄膜回路のサイズがエキシマレーザビームサイズよりも大きい場合においても高性能な薄膜回路を作製する。【構成】 ガラス基板101上にa-Si層103、第2保護酸化膜104を形成し、第2保護酸化膜104の一部に溝を形成しマーカ105とする。マーカ105により目合わせを行い、a-Si層103にエキシマレーザビーム108を照射する際、将来TFTが形成される領域に強度が均一なエキシマレーザビームを照射し、結晶性が均一な領域110を形成する。結晶性が均一な領域110内にデータドライバ及びゲートドライバを形成する。

Claim (excerpt)：

絶縁性基板上に形成された、ソース・ドレイン領域と、活性層と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜と、ソース・ドレイン電極からなる薄膜トランジスタにおいて、アモルファスシリコンあるいは多結晶シリコン等の半導体からなる島状構造の活性層と、前記活性層の一部を覆うように形成された第1ゲート絶縁膜と、前記活性層及び前記第1ゲート絶縁膜を覆うように形成された第2ゲート絶縁膜と、前記第2ゲート絶縁膜を介して、前記第1ゲート絶縁膜の一部を覆うように形成されたゲート電極と、前記活性層のうち、前記第2ゲート絶縁膜が形成され、かつ前記第1ゲート絶縁膜が形成されていない領域に形成された、不純物を高濃度に含有するソース・ドレイン領域と、 前記活性層のうち、前記第1ゲート絶縁膜および前記第2ゲート絶縁膜が形成され、かつ前記ゲート電極が形成されていない領域に形成された、不純物濃度が前記ソース・ドレイン領域よりも低い低不純物濃度領域と、前記第2ゲート絶縁膜および前記ゲート電極を覆うように形成された層間絶縁膜と、前記ソース・ドレイン領域上の前記層間絶縁膜及び前記第2ゲート絶縁膜の一部に形成されたコンタクトホールと前記コンタクトホールを介して、前記ソース・ドレイン領域と電気的に接続されたソース・ドレイン電極とからなる薄膜トランジスタ。

IPC (3)：

H01L 29/786 ,  G02F 1/136 500 ,  H01L 21/336

FI (3)：

H01L 29/78 311 G ,  H01L 29/78 311 S ,  H01L 29/78 311 Y