Pat
J-GLOBAL ID：200903047024002626
系統連係インバータの電圧検出回路
Inventor：
,
Applicant, Patent owner：
Agent (1)：
山口 巖
Gazette classification：公開公報
Application number (International application number)：1994002865
Publication number (International publication number)：1995213069
Application date： Jan. 17, 1994
Publication date： Aug. 11, 1995
Summary：
【要約】【目的】系統連係インバータの制御に必要な系統電圧を検出フィルタを介して検出する際に、この検出フィルタ出力電圧の位相遅れを補償して、誤動作の発生を回避できるようにすることにある。【構成】ノイズを除去する検出フィルタ15が出力する電圧基準値Vが、入力する系統電圧VS よりも遅れ位相になるが、検出フィルタ15の次段に電圧位相補正回路を接続してこの遅れ位相を補償する。電圧位相補正回路30は積分器31と減算器32で構成して積分器31の定数をK1 =T0 ・ω2 に選定することで遅れ位相を補償する。電圧位相補正回路40は第1一次遅れ回路41,減算器42,増幅器43で構成して、第1一次遅れ回路41の定数K2 と増幅器43の定数K3 を適切に選定して遅れ位相を補償する。更に電圧位相補正回路50は第2一次遅れ回路51と減算器52で構成しているが、第2一次遅れ回路51の時定数T2 を検出フィルタ15の時定数T0 より大幅に大きくすることで、増幅器43を使用せずに遅れ位相を補償する。
Claim (excerpt)：
電力系統の交流電圧を検出し、この交流電圧検出値を検出フィルタを介して電圧基準値としてインバータへ入力することにより、インバータの出力電圧を調整している系統連係インバータにおいて、前記検出フィルタの出力側に電圧位相補正手段を接続し、この電圧位相補正手段の出力を電圧基準値として前記インバータへ入力させることを特徴とする系統連係インバータの電圧検出回路。
IPC (4)：
H02M 7/48
, H02J 3/12
, H02J 3/38
, G01R 19/00
