Pat

J-GLOBAL ID：200903047031819867

半導体装置およびその製造方法

Inventor： 西山 彰 ,  小池 正浩
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1999064168
Publication number (International publication number)：2000260979
Application date： Mar. 11, 1999
Publication date： Sep. 22, 2000
Summary：

【要約】【課題】金属酸化膜形成後のアニール時にSi基板との間に形成されるSi酸化膜の成長を抑制する半導体装置及びこの製造方法を提供することを目的とする。【解決手段】本発明は、シリコン基板と、このシリコン基板上に形成された金属酸化膜からなるゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極とを具備し、前記ゲート絶縁膜とSi基板間に形成された界面膜が、前記ゲート絶縁膜の中央部よりも端部において薄くなっていることを特徴とする半導体装置を提供する。

Claim (excerpt)：

シリコン基板と、このシリコン基板上に形成された金属酸化膜からなるゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極とを具備し、前記ゲート絶縁膜とSi基板間に形成された界面膜が、前記ゲート絶縁膜の中央部よりも端部において薄くなっていることを特徴とする半導体装置。

F-Term (10)：

5F040DA05 ,  5F040DA06 ,  5F040DA10 ,  5F040DC01 ,  5F040ED01 ,  5F040ED03 ,  5F040ED09 ,  5F040EK05 ,  5F040FC00 ,  5F040FC10

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-224273
  
• 特開平2-273934
  
• 特開平3-074878
  
• 特開昭58-192377