Pat

J-GLOBAL ID：200903047078870607

半導体装置のマーキング方法及びマーキング装置

Inventor： 阿部 正晴
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 加藤 朝道
Gazette classification：公開公報
Application number (International application number)：1997194859
Publication number (International publication number)：1999026519
Application date： Jul. 04, 1997
Publication date： Jan. 29, 1999
Summary：

【要約】【課題】半導体基板にマーキングされたマークを認識する際に、マーク上のカバー膜などによるフォーカスのずれ、マーク下の回路の重なり等による誤認識或いは認識率低下を防ぐ、マーキング方法の提供。【解決手投】半導体基板にマーキングを行う際、被マーキング面を非金属材料を用いることによって平面で被マーキング面の下面からの反射光を無くすように修正し、その上にマーキングを行う。

Claim (excerpt)：

半導体製造工程において半導体基板上に形成された製造物について、該製造物のロット番号もしくは製造順番などの製造物の認識、製造物の機能、特性の検査結果の認識等のため、マーキングを各製造物に対して行うに際し、被マーキング面の表面形状について、半導体製造工程において生成された前記半導体基板上のカバー等の段差を、非金属材料を用いて水平に修正し、且つ、前記非金属材料の下の回路からの反射光を防ぐ状態としてマーキングを行う、ことを特徴とする半導体装置のマーキング方法。

IPC (3)：

H01L 21/66 ,  H01L 21/02 ,  H01S 3/00

FI (3)：

H01L 21/66 A ,  H01L 21/02 A ,  H01S 3/00