Pat

J-GLOBAL ID：200903047114561594

半導体装置の製造方法及びpチャネル型半導体装置の製造方法

Inventor： 片岡 豊隆
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山本 孝久
Gazette classification：公開公報
Application number (International application number)：1999302167
Publication number (International publication number)：2001127280
Application date： Oct. 25, 1999
Publication date： May. 11, 2001
Summary：

【要約】【課題】特性や信頼性の向上を目的とした後酸化を行うとき、ゲート電極を構成する金属層の酸化を防止でき、しかも、閾値電圧の変動を抑制し得る半導体装置の製造方法を提供する。【解決手段】pチャネル型半導体装置の製造方法は、(A)半導体層20の表面にゲート絶縁膜22を形成し、(B)p型不純物を含有するシリコン層23A、金属層23Cが積層されたゲート電極23を形成し、(C)シリコン層23Aの側面を被覆し、且つ、金属層23Cが突出するように、半導体層20上に酸化性ガス透過層25を形成し、(D)酸化性ガス透過層25から突出した金属層23Cの頂面及び側面を耐酸化性層27で被覆し、(E)酸化性ガス透過層25を選択的に除去し、酸化性ガス透過層25をシリコン層23Aの側面に残し、(F)酸化性雰囲気中で熱処理を行うことによってシリコン層23Aの側面に酸化膜23Dを形成する各工程を備える。

Claim (excerpt)：

(イ)半導体層上に、シリコン層及び金属層を順次形成した後、金属層及びシリコン層をパターニングして、側面にシリコン層が露出した積層体を形成する工程と、(ロ)シリコン層の側面を被覆し、且つ、金属層が突出するように、半導体層上に酸化性ガス透過層を形成する工程と、(ハ)酸化性ガス透過層から突出した金属層の頂面及び側面を耐酸化性層で被覆する工程と、(ニ)半導体層上の酸化性ガス透過層を選択的に除去し、酸化性ガス透過層をシリコン層の側面に残す工程と、(ホ)酸化性雰囲気中で熱処理を行うことによって、シリコン層の側面に酸化膜を形成する工程、から成ることを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 29/43 ,  H01L 21/316 ,  H01L 29/78 ,  H01L 29/786

FI (4)：

H01L 21/316 P ,  H01L 29/62 G ,  H01L 29/78 301 G ,  H01L 29/78 617 J

F-Term (54)：

4M104AA01 ,  4M104BB01 ,  4M104BB16 ,  4M104BB18 ,  4M104BB29 ,  4M104BB30 ,  4M104BB33 ,  4M104BB40 ,  4M104CC05 ,  4M104DD04 ,  4M104DD08 ,  4M104DD37 ,  4M104DD43 ,  4M104DD65 ,  4M104DD89 ,  4M104EE05 ,  4M104EE09 ,  4M104EE12 ,  4M104EE14 ,  4M104EE17 ,  4M104FF18 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH04 ,  4M104HH08 ,  5F040DB03 ,  5F040EC02 ,  5F040EC03 ,  5F040EC07 ,  5F040EK01 ,  5F040FA05 ,  5F040FC02 ,  5F058BA20 ,  5F058BC02 ,  5F058BF37 ,  5F058BF39 ,  5F058BF55 ,  5F058BF73 ,  5F058BJ01 ,  5F058BJ07 ,  5F110AA03 ,  5F110AA04 ,  5F110EE04 ,  5F110EE09 ,  5F110EE15 ,  5F110EE33 ,  5F110EE44 ,  5F110EE45 ,  5F110FF02 ,  5F110FF25 ,  5F110NN23 ,  5F110NN28 ,  5F110NN37