Pat

J-GLOBAL ID：200903047157389485

並列計算機におけるポーリング方法

Inventor： 真矢 譲 ,  大辻 彰 ,  佐藤 一浩
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1997052775
Publication number (International publication number)：1998254845
Application date： Mar. 07, 1997
Publication date： Sep. 25, 1998
Summary：

【要約】【課題】本発明の課題は、結合装置のコマンドの実行時間を短縮し、処理能力を向上させることである。【解決手段】結合装置は、ポーリングのためのマスタレジスタと割込み種別毎のローカルレジスタを設け、割込み処理時間を短縮し、処理装置あるいはチャネル毎に再開情報を格納するバッファを設け、コマンド毎にタスクの生成と終了処理をなくし、コマンドの実行時間を短縮させる。

Claim (excerpt)：

処理装置と結合装置からなる並列計算機において、結合装置は処理装置からのメッセージをポーリングするためのレジスタとして、マスタレジスタとローカルレジスタをチャネル毎あるいは処理装置毎に設け、また、ローカルレジスタは受信するメッセージの種別毎に分割することを特徴とする並列計算機におけるポーリング方法。