Pat
J-GLOBAL ID：200903047184850640
半導体装置の製造方法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997188286
Publication number (International publication number)：1999031742
Application date： Jul. 14, 1997
Publication date： Feb. 02, 1999
Summary：
【要約】【課題】 活性領域の表面より下方に落ち込むくぼみの発生を抑制する半導体装置の製造方法を得る。【解決手段】 絶縁体5は活性領域3の外縁を覆う枠体であり、半導体基板の表面上方に突出し、溝9の内壁の一部を構成する。溝9内には絶縁膜2が充填されている。活性領域3の中央付近の表面にはゲート酸化膜21が形成されている。絶縁体5のエッチング速度は絶縁膜2のエッチング速度より遅い。この絶縁体5は絶縁膜2の側壁がエッチングによって除去されることを防止しているため、半導体基板1の表面より下方に落ち込むくぼみの発生が抑制され、例えば活性領域3の外縁付近の電界への影響が緩和される。
Claim (excerpt)：
半導体基板の表面側から前記半導体基板内に底部を有する溝を掘ることによって、活性領域を区画する第1工程と、前記活性領域の外縁に、前記半導体基板の表面上方に突出し、前記溝の内壁の一部を上方に延長する絶縁体を形成する第2工程と、前記半導体の表面側において少なくとも前記溝を埋めて前記溝から突出する絶縁膜を形成する第3工程と、前記第2工程の後で行われ、前記絶縁膜の頂部をエッチングして除去する第4工程と、を備え、前記絶縁膜と比較して前記絶縁体の前記第4工程におけるエッチングの速度が遅い半導体装置の製造方法。
FI (2)：
H01L 21/76 L
, H01L 21/76 M
