Pat

J-GLOBAL ID：200903047218643088

1つのトランジスタとデータ貯蔵手段として1つの抵抗体を備えるメモリ素子及びその駆動法

Inventor： 柳 寅▲敬▼ ,  徐 順愛 ,  金 ▲玄▼助
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 磯野 道造
Gazette classification：公開公報
Application number (International application number)：2003272634
Publication number (International publication number)：2004040113
Application date： Jul. 10, 2003
Publication date： Feb. 05, 2004
Summary：

【課題】 1つのトランジスタとデータ貯蔵手段として1つの抵抗体を備えるメモリ素子及びその駆動法を提供する。【解決手段】 半導体基板に形成されたNPN型トランジスタ、前記トランジスタのソース領域と導電性プラグを介して連結されてビットデータ「0」または「1」が書き込まれる抵抗体及び前記抵抗体と接触した導電性プレートを備えるメモリ素子。よって、メモリ素子の集積度を高くし、メモリセルの構造が単純なために製造工程を単純化でき、リフレッシュ周期を延ばしてメモリ素子の電流消費を減らせる。【選択図】 図1

Claim (excerpt)：

半導体基板と、 前記半導体基板上に形成されたNPN型トランジスタと、 前記トランジスタを覆うように前記半導体基板上に形成され、前記トランジスタのソース領域を露出するコンタクトホールが形成された層間絶縁膜と、 前記コンタクトホールを充填する導電性プラグと、 前記導電性プラグ上に形成された、ビットデータ「0」または「1」が書き込まれる抵抗体と、 前記層間絶縁膜上に形成されて前記抵抗体と接触する導電性プレートとを備えることを特徴とするメモリ素子。

IPC (4)：

H01L27/10 ,  G11C11/401 ,  G11C11/404 ,  H01L49/02

FI (4)：

H01L27/10 451 ,  H01L49/02 ,  G11C11/34 352C ,  G11C11/34 352Z

F-Term (19)：

5F083AD69 ,  5F083GA06 ,  5F083GA09 ,  5F083GA28 ,  5F083JA36 ,  5F083JA38 ,  5F083JA60 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5M024AA04 ,  5M024AA70 ,  5M024AA91 ,  5M024BB02 ,  5M024BB40 ,  5M024CC08 ,  5M024PP01 ,  5M024PP05 ,  5M024PP10

Patent cited by the Patent：

Cited by applicant (3)

• 半導体集積回路装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-023040   Applicant：株式会社日立製作所, 日本テキサス・インスツルメンツ株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平11-222582   Applicant：東京エレクトロン株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2000-379607   Applicant：ソニー株式会社

Cited by examiner (3)

• 半導体集積回路装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-023040   Applicant：株式会社日立製作所, 日本テキサス・インスツルメンツ株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平11-222582   Applicant：東京エレクトロン株式会社
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2000-379607   Applicant：ソニー株式会社