Pat

J-GLOBAL ID：200903047306614411

半導体素子製造方法および半導体素子

Inventor： 小野 哲郎 ,  徳永 尚文 ,  榎本 裕之
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1995199419
Publication number (International publication number)：1997050968
Application date： Aug. 04, 1995
Publication date： Feb. 18, 1997
Summary：

【要約】【目的】加工に要求される寸法精度が緩やかで、かつ不良発生率の少ない半導体素子およびその製造方法を提供する。【構成】絶縁層表面に中性粒子あるいはイオンの照射により改質層を形成する。【効果】中性粒子あるいはイオンの照射により、第1の絶縁層表面に密度の高いあるいは化学結合の強い層が形成され、絶縁層のスパッタ耐性が高くなり、電極を被う肩部分の削れが抑えられ、エッチングが電極部分まで進むことで発生する配線の短絡不良の発生がなくなる。

Claim (excerpt)：

半導体基板上の素子分離層に囲まれた領域に、それぞれ所定の間隔を隔てて形成された複数個の不純物領域とこの不純物領域上あるいは間に形成された電極を異種の絶縁層で被う素子の製造方法において、最初に形成する第1の絶縁層とその上に形成される第2の絶縁層の間に、改質層を形成することを特徴とする半導体素子製造方法。

IPC (3)：

H01L 21/265 ,  H01L 21/3065 ,  H01L 21/768

FI (4)：

H01L 21/265 Q ,  H01L 21/302 J ,  H01L 21/90 M ,  H01L 21/90 P