Pat

J-GLOBAL ID：200903047332994125

試料像表示方法及びその表示方法を用いた半導体製造方法

Inventor： 戸所 秀男 ,  高本 健治 ,  大高 正
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1997278415
Publication number (International publication number)：1998116580
Application date： Oct. 12, 1990
Publication date： May. 06, 1998
Summary：

【要約】【課題】電子線を用いた試料像観察方法において、アスペクト比2.5 以上の深孔,溝の底部を観察すること。【解決手段】アスペクト比が2.5 以上の深孔、或いは溝に対する電子線の照射に起因して発生する電子を試料上で検出し、該検出に基づいて像を形成する。【効果】アスペクト比2.5 以上の深孔,溝の底部の観察が可能になる。

Claim (excerpt)：

アスペクト比が2.5 以上の深孔、或いは溝を備えた半導体素子に対し電子線を照射し、試料像表示を行う方法であって、前記深孔或いは溝の底部に対する前記電子線の照射に起因して発生する電子を前記試料上で検出し、該検出に基づいて前記深孔或いは溝の底部を表示することを特徴とする試料像表示方法。

IPC (4)：

H01J 37/244 ,  H01J 37/22 502 ,  H01J 37/305 ,  H01L 21/66

FI (5)：

H01J 37/244 ,  H01J 37/22 502 A ,  H01J 37/305 A ,  H01L 21/66 P ,  H01L 21/66 J

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭62-097246
  
• 特開昭54-152457
  
• 特開昭63-081743