Pat

J-GLOBAL ID：200903047354133794

半導体装置の製造方法

Inventor： 北 恒 博 ,  村 中 照 和
Applicant, Patent owner： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994174317
Publication number (International publication number)：1996046024
Application date： Jul. 26, 1994
Publication date： Feb. 16, 1996
Summary：

【要約】【目的】 配線材料を堆積した後パターニングのためのエッチングを行った際、その配線材料が残るような溝のない素子分離のためのトレンチを有する半導体装置の製造方法を提供する。【構成】 半導体基板にトレンチを形成する工程と、前記トレンチの表面に第1絶縁膜を形成する工程と、前記第1絶縁膜によって囲まれた空隙に充填材料を埋め込み、この後、前記充填材料をメルトして前記空隙内に前記充填材料を隙間なく充填する工程と、前記充填材料にその深さの途中までの穴を形成する工程と、前記穴内に第2絶縁膜を埋め込む工程と、前記第2絶縁膜のうちの前記穴より外部に突出している部分を除去する工程と、を備えるものとして構成されている。

Claim (excerpt)：

半導体基板にトレンチを形成する工程と、前記トレンチの表面に第1絶縁膜を形成する工程と、前記第1絶縁膜によって囲まれた空隙に充填材料を埋め込み、この後、前記充填材料をメルトして前記空隙内に前記充填材料を隙間なく充填する工程と、前記充填材料にその深さの途中までの穴を形成する工程と、前記穴内に第2絶縁膜を埋め込む工程と、前記第2絶縁膜のうちの前記穴より外部に突出している部分を除去する工程と、を備えることを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/76 ,  H01L 27/08 331