半導体材料の製造方法及びこの材料を用いた装置

Inventor：
Applicant, Patent owner：
Agent (1)：吉武賢次 (外4名)
Gazette classification：公表公報
Application number (International application number)：2001545356
Publication number (International publication number)：2003517208
Application date： Nov. 30, 2000
Publication date： May. 20, 2003
Summary：

【要約】【課題】アバランシェ降伏が起きる電界強度よりも小さい電界強度となるように単位面積当たりの空乏層が平衡状態となるp-型及びn-型領域を有する半導体材料の製造方法を提供する。【解決手段】ある導電型の第1半導体領域2上の主表面10b上にマスク3,4、5を形成する。マスクされていない半導体領域部分を除去して開口7を形成する。不純物注入された半導体材料8,81,82,8aで開口7を埋め込んで、逆導電型の第2領域8,81,8aを形成する。マスク部分4をエッチ・ストップ層として用い、主表面10b上から半導体材料8,82,8aを除去して表面を平坦化する。

Claim (excerpt)：

p-型領域及びn-型領域を有する領域を備えた半導体材料であって、前記領域にアバランシェ降伏が起きる電界強度よりも小さい電界強度となるように、前記p-型領域及びn-型領域から自由荷電子が減少して単位面積当たりの空乏層が平衡状態となるような不純物濃度と大きさを前記p-型領域及びn-型領域が有する半導体材料の製造方法であって、第1主表面と、これに対向する第2主表面と、前記第1主表面に隣接して、第1導電型の第1半導体領域を有する半導体を用意し、前記第1主表面の一部分をマスクする少なくとも一つのマスク領域を有するマスクを前記第1主表面上に形成し、前記第1主表面の少なくともマスクされていない部分を除去して前記第1主表面に少なくとも一つの開口を形成し、前記少なくとも一つの開口を不純物注入されたエピタキシャル半導体材料で埋めて、少なくとも前記第1導電型とは逆の導電型の第2領域を形成し、少なくとも前記マスクの一部分をエッチ・ストップ層として用い、前記第1主表面から材料を除去して平坦化表面を得ることを特徴とする半導体材料の製造方法。

IPC (5)：

H01L 29/78 652 , H01L 29/78 , H01L 21/20 , H01L 21/28 301 , H01L 21/336

FI (6)：

H01L 29/78 652 H , H01L 29/78 652 S , H01L 21/20 , H01L 21/28 301 A , H01L 29/78 658 F , H01L 29/78 658 E

F-Term (14)：

4M104AA01 , 4M104BB01 , 4M104BB40 , 4M104CC05 , 4M104FF31 , 4M104GG09 , 4M104GG18 , 5F052DA01 , 5F052DB01 , 5F052GA01 , 5F052GC01 , 5F052JA01 , 5F052JA05 , 5F052KA05

Return to Previous Page