Pat
J-GLOBAL ID：200903047539981406
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
谷 義一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991282891
Publication number (International publication number)：1993121446
Application date： Oct. 29, 1991
Publication date： May. 18, 1993
Summary：
【要約】【目的】 ゲート長がサブハーフミクロン以下である半導体装置を光学露光を用いて制御性よく作製する。【構成】 半導体基板1の表面にダミーゲート3を形成し、このダミーゲート3を覆って絶縁膜4を堆積し異方性エッチングによってサイドウォール4Aを形成する。ダミーゲート3およびサイドウォール4Aをマスクとしてイオン注入を行い、ソース領域6およびドレイン領域7を自己整合的に形成する。その後、ダミーゲートを除去し、半導体基板1の法線に対して傾いた方向からゲート電極用金属8を堆積し、ゲート電極用金属8の不要部分を除去してゲート電極8Aを形成する。サイドウォールの影にはゲート電極用金属は堆積されない。従ってゲート電極用金属を堆積する傾き等を調節すれば、ゲート長の短い半導体装置を光学露光によって制御性よく作製することができる。
Claim (excerpt)：
半導体基板の表面にフォトレジストからなるダミーゲートを形成する工程、該ダミーゲートを覆って絶縁膜を堆積し、異方性エッチングによって前記ダミーゲートに前記絶縁膜からなるサイドウォールを形成する工程、前記ダミーゲートおよび前記サイドウォールをマスクとしてイオン注入を行い、ソース領域およびドレイン領域を自己整合的に形成する工程、前記ダミーゲートを除去する工程、前記半導体の法線方向に対して傾いた方向からゲート電極用金属を堆積する工程、および該ゲート電極用金属の不要部分を除去してゲート電極を形成する工程を有することを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 21/338
, H01L 29/812
, H01L 21/285
, H01L 21/318
