Pat

J-GLOBAL ID：200903047561510000

半導体装置の製造方法

Inventor： 斉藤 彰
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993001040
Publication number (International publication number)：1994204272
Application date： Jan. 07, 1993
Publication date： Jul. 22, 1994
Summary：

【要約】【目的】 半導体素子をフェイスダウンで回路基板に搭載し、樹脂封止する際に半導体素子と回路基板との隙間に気泡が残留せず、かつ封止樹脂のたれを防止できる半導体装置の製造方法を提供することを目的とする。【構成】 突起電極を有した半導体素子1を空気抜き貫通孔5を備えた回路基板6にフリップチップ実装した後、樹脂封止において、半導体素子1と回路基板6との隙間に前記半導体素子1の二側面より封止樹脂4を充填し、半導体素子と回路基板との隙間中に気泡が残留するのを防ぐことに加え、回路基板6の空気抜き貫通孔5からの封止樹脂4のたれを防止する。

Claim (excerpt)：

半導体素子をフェイスダウンさせて少なくとも1個以上の貫通孔を有した回路基板に搭載する工程と、前記搭載した半導体素子の平面方向において左右両側面端部から封止樹脂供給ノズルを前記半導体素子に対して平行移動させながら封止樹脂を供給し、前記半導体素子と前記少なくとも1個以上の貫通孔を有した回路基板との隙間および半導体素子の周辺部に前記封止樹脂を充填被覆する工程と、前記搭載した半導体素子の平面方向において前後両側両端部から封止樹脂供給ノズルを前記半導体素子に対して平行移動させながら封止樹脂を供給し、前記半導体素子と前記少なくとも1個以上の貫通孔を有した回路基板との隙間および半導体素子の周辺部に前記封止樹脂を充填被覆する工程とよりなることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/56 ,  H01L 21/60 311 ,  H01L 23/28