Pat

J-GLOBAL ID：200903047587323143

出力バッファ回路

Inventor： 田代 絵理子 ,  中島 保弘
Applicant, Patent owner： 日本電気アイシーマイコンシステム株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992060846
Publication number (International publication number)：1993268039
Application date： Mar. 18, 1992
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】従来のバッファ回路では、出力の高速動作を可能とするため、トランジスタのgmを大きく作るため、負荷容量の充放電時に大電流が流れ、電源・GNDのレベルが不安定となり、誤動作を起こす原因となっていたのを改善する。【構成】出力バッファ回路のPchTr6とカレントミラー接続するPchTr4を設け、これらに流れる電流値を制御するためのNchTr1,3を設け、カットオフのためのPchTr5,2,および、NchTr12を設け、これとカレントミラー接続するNchTr10を設け、これらに流れる電流値を制御するPchTr7,9を設け、カットオフのためのNchTr8,11を設ける。また、入力に論理回路を追加すると、スリーステートバッファとして動作する。【効果】一様な回路により、出力電流を制御可能となるため、電源・GNDの不安定による誤動作を防ぐことが出来る。

Claim (excerpt)：

第1の入力信号を第1の電流源と第2の電流源とに入力し、前記第1の電流源は第1のカレントミラー回路に接続し、前記第1のカレントミラー回路は外部端子に接続し、前記第1の入力信号と前記外部端子の出力信号とを入力する第3の電流源を前記第1のカレントミラー回路へ接続し、前記第2の電流源は第2のカレントミラー回路に接続し、前記第2のカレントミラー回路は前記外部端子に接続し、前記第1の入力信号と前記外部端子の出力信号とを入力する第4の電流源を前記第2のカレントミラー回路へ接続することを特徴とする出力バッファ回路。

IPC (3)：

H03K 17/687 ,  G11C 11/409 ,  H03K 19/0175

FI (3)：

H03K 17/687 F ,  G11C 11/34 354 A ,  H03K 19/00 101 F