Pat

J-GLOBAL ID：200903047609629900

エピタキシャル成長方法

Inventor： 斉 藤 芳 彦
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993335443
Publication number (International publication number)：1995201740
Application date： Dec. 28, 1993
Publication date： Aug. 04, 1995
Summary：

【要約】【目的】 エレベーテッドソース/ドレイン構造のMOSFETや、エピタキシャルベース/エピタキシャルエミッタ構造のバイポーラトランジスタなどのように、低温でのエピタキシャル成長を必要とするデバイス構造に対して、キヤリアガス中にSiH4またはSi2H6を微量含有させ、ウェーハ表面処理後のSi基板上への自然酸化膜の生成を阻止し、エピタキシャル成長工程の低温化を安定に実現する。【構成】 表面処理炉8で表面処理したウェーハ11を、プラットフォーム5ではH2ガスにSiH4およびSi2H6の少なくとも一方を1ppb〜1ppm混合した、900°C以下の雰囲気に置き、表面処理を施したウェーハ11の表面に自然酸化膜が再成長するのを阻止し、続いて、ウェーハ11を反応チャンバー1に送り込み、H2ガスにSiH4およびSi2H6の少なくとも一方を混合した雰囲気中で、高速回転させ、Si原料ガスを送り込みながらエピタキシャル成長させることにより、比較的低温環境中で、ウェーハ11表面に高速でエピタキシャル成長させる。

Claim (excerpt)：

表面処理を施したウェーハをH2ガスにSiH4およびSi2H6の少なくとも一方を1ppb〜1ppm混合した、900°C以下の雰囲気に置く第1のプロセスと、H2ガスにSiH4およびSi2H6の少なくとも一方を混合した雰囲気中にSi原料ガスを送り込みながら表面処理の済んだウェーハ表面にエピタキシャル成長する第2のプロセスと、を備えることを特徴とするエピタキシャル成長方法。

IPC (2)：

H01L 21/205 ,  H01L 29/78