Pat
J-GLOBAL ID:200903047615819753

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 北野 好人
Gazette classification:公開公報
Application number (International application number):1999160936
Publication number (International publication number):2000349287
Application date: Jun. 08, 1999
Publication date: Dec. 15, 2000
Summary:
【要約】【課題】 比誘電率の高いゲート絶縁膜が薄く、しかも均一に形成された半導体装置及びその製造方法を提供する。また、異なる構造のゲート絶縁膜を併有する半導体装置及びその製造方法を提供する。【解決手段】 シリコン窒化膜24を含む第1のゲート絶縁膜16を有する半導体装置の製造方法であって、シリコン基板10上にシリコン酸化膜22を形成する工程と、シリコンとハロゲンとを含む分子を含む雰囲気中で、シリコン酸化膜22を熱処理する工程と、NH3を含む雰囲気中で、シリコン酸化膜22を熱処理する工程と、シリコンを含むガスとNH3とを原料として、シリコン酸化膜22上にシリコン窒化膜24を形成する工程とを有している。
Claim (excerpt):
シリコン窒化膜を含む第1のゲート絶縁膜を有する半導体装置の製造方法であって、シリコン基板上にシリコン酸化膜を形成する工程と、シリコンとハロゲンとを含む分子を含む雰囲気中で、前記シリコン酸化膜を熱処理する工程と、NH3を含む雰囲気中で、前記シリコン酸化膜を熱処理する工程と、シリコンを含むガスとNH3とを原料として、前記シリコン酸化膜上にシリコン窒化膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (4):
H01L 29/78 ,  H01L 21/318 ,  H01L 21/8234 ,  H01L 27/088
FI (3):
H01L 29/78 301 G ,  H01L 21/318 A ,  H01L 27/08 102 C
F-Term (48):
5F040DC01 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040ED01 ,  5F040ED02 ,  5F040ED03 ,  5F040ED05 ,  5F040EF02 ,  5F040EK05 ,  5F040FA03 ,  5F040FA05 ,  5F040FC19 ,  5F040FC21 ,  5F048AA07 ,  5F048AC01 ,  5F048AC06 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BB17 ,  5F048BC06 ,  5F048BF06 ,  5F048BF07 ,  5F048BF11 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F058BA06 ,  5F058BA20 ,  5F058BD01 ,  5F058BD02 ,  5F058BD04 ,  5F058BD05 ,  5F058BD10 ,  5F058BD15 ,  5F058BF24 ,  5F058BF29 ,  5F058BF30 ,  5F058BF55 ,  5F058BF62 ,  5F058BH01 ,  5F058BH20 ,  5F058BJ01 ,  5F058BJ10
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page