Pat

J-GLOBAL ID：200903047660113730

アクティブマトリックス液晶ディスプレイの下基板の製造方法

Inventor： 伊藤 浩志 ,  小泉 真澄 ,  清水 マリ ,  野本 勉
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 清水 守 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991323500
Publication number (International publication number)：1993158071
Application date： Dec. 09, 1991
Publication date： Jun. 25, 1993
Summary：

【要約】【目的】 液晶ディスプレイの下基板であるTFTアレイのITO残渣による点欠陥、ITOエッチング液によるドレイン断線を防止して表示品質欠陥のない優れたアクティブマトリックス液晶ディスプレイの下基板を得る。【構成】 下層である第1層目のITO膜(第1層表示電極)41よりなる表示用電極をITOターゲット(In2 O3 +SnO2 )を用い、成膜時に酸素ガスを導入せず、100°C以下の基板温度で、50〜300Åの膜厚で、RF又はDCスパッタ装置で形成する。その後、上層である第2層目のITO膜(第2層表示電極)42よりなる表示用電極は、ITOターゲット(In2 O3 +SnO2 )を用い、成膜時に酸素ガスを導入して、100°C以下の基板温度で、500〜2000Åの膜厚で、RF又はDCスパッタ装置で形成する。この時、下層である第1層目のITO表示電極の膜質は、上層である第2層よりも非晶質化させる。

Claim (excerpt)：

透光性絶縁基板上にゲート電極、ゲート絶縁膜、n- アモルファスシリコン半導体層、n+ アモルファスシリコンオーミック層、ソース・ドレイン電極、中間絶縁膜、表示用透明電極、表面保護膜を含むアモルファスシリコン薄膜トランジスタアレイを有するアクティブマトリックス液晶ディスプレイの下基板の製造方法において、前記表示用透明電極を膜質の異なる2層のITO膜を積層した構造に形成することを特徴とするアクティブマトリックス液晶ディスプレイの下基板の製造方法。

IPC (3)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G02F 1/1343

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-289533
  
• 特開平3-261005
  
• 特開昭63-235982