Pat

J-GLOBAL ID：200903047689666789

演算処理装置

Inventor： 石畑 宏明
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992206917
Publication number (International publication number)：1994051982
Application date： Aug. 04, 1992
Publication date： Feb. 25, 1994
Summary：

【要約】【目的】 本発明は、キャッシュメモリを備えた演算処理装置に関し、キャッシュミス発生時に動作を停止する演算処理装置の有効利用を図って、キャッシュミスを低減させる。【構成】 データキャッシュメモリを備えた演算処理装置で、データキャッシュミス発生時に、別の命令列 (ハンドラーコード) を実行する制御手段と、該ハンドラーコードの実行時に使用するシャドウレジスタファイルと、該演算処理装置内のプログラムカウンタ(PC), キャッシュミスの生起したメモリアクセスのアドレスレジスタ(MAR),アドレス生成に使用されたベースレジスタ番号を知る命令,データのプリフェッチを起動する命令, 及び、中断したプログラムへ戻る命令を備え、上記キャッシュミスを起こしたメモリアクセスに使用したレジスタ番号,実効アドレス, 前回と前前回のアクセスアドレスの差分を上記シャドウレジスタファイルに記憶し、その情報を利用して、次のデータアクセスのアドレスを予測してプリフェッチを行う。

Claim (excerpt)：

データキャッシュメモリ(10,11) を備えた演算処理装置で、データキャッシュミス発生時に、別の命令列 (ハンドラコード) を実行する制御手段(7,22,23) と、該別の命令列 (ハンドラコード) の実行時に使用するシャドウレジスタファイル(5a)と、該演算処理装置内の特定のレジスタの内容を読み取る命令と、該シャドウレジスタファイル(5a)に記憶されている内容を読み取る命令とを備え、 該キャッシュミス発生時に、上記特定の命令を含む別の命令列 (ハンドラコード)を実行することを特徴とする演算処理装置。

IPC (2)：

G06F 9/38 310 ,  G06F 12/08