Pat

J-GLOBAL ID：200903047720179247

エレクトロルミネッセンス素子の製造方法

Inventor： 服部 有 ,  田村 広宣 ,  澤木 正康
Applicant, Patent owner： 日本電装株式会社
Agent (1)： 藤谷 修
Gazette classification：公開公報
Application number (International application number)：1994087668
Publication number (International publication number)：1995272852
Application date： Mar. 31, 1994
Publication date： Oct. 20, 1995
Summary：

【要約】【目的】基板搬送式スパッタ法で、膜厚を管理できる成長法を提供すること。【構成】基板搬送式スパッタ法では、膜厚成長速度が単調に減少し、バッチ回数にして10回程度まで比較的大きく速度が低下し、次第に飽和して30回目あたりでほぼ定常的になる。従って、この成長速度を踏まえてバッチ処理ごとに基板搬送速度と往復回数を調節するプログラムを組み、発光層の形成を実施する。即ち、所定の膜厚を得るために、基板搬送用トレイの移動速度を調節し、往復回数を必要に応じて2〜3回にするようにプログラムされる。プログラムは通常良く用いられるマイクロコンピュータでトレイの駆動系に対する指示値を出力することで実施可能である。

Claim (excerpt)：

支持基板上に第一電極、第一絶縁層、発光層、第二絶縁層及び第二電極を、少なくとも発光層、第二絶縁層及び第二電極を光学的に透明なものにて順次積層するエレクトロルミネッセンス素子の製造方法において、前記発光層を形成する工程で、バッチ処理ごとに、バッチ処理回数に依存した発光層成長速度にスパッタリング時間を対応させたプログラムにより前記発光層を成長させ、各バッチ処理で等しい厚さの発光層を形成することを特徴とするエレクトロルミネッセンス素子の製造方法。

IPC (5)：

H05B 33/10 ,  C09K 11/00 ,  C09K 11/56 CPC ,  C23C 14/34 ,  H05B 33/14